CIRCUIT BOARD

Patent Number:

JP63211663

Publication date: 1988-09-02

Inventor(s):

TANAKA HIROSHI

Applicant(s):

MITSUBISHI ELECTRIC CORP

Requested Patent: JP63211663

Application Number: JP19870046007 19870226

Priority Number(s):

IPC Classification:

H01L25/08; H01L23/52; H01R9/09

EC Classification:

Equivalents:

Abstract

PURPOSE:To realize a small-sized and thin semiconductor chip component packaged at a higher density and to reduce a space occupied by a related device or the like, by arranging semiconductor chips in parallel with each other, the semiconductor chips being layered semiconductor chips joined with each other with an adhesive material at their corresponding faces, and by arranging these layered semiconductor chips on an insulating substrate.

CONSTITUTION:A substrate region including first, second and third semiconductor chips 15, 16 and 17, an adhesive material 6a, a bump electrode 12a a conductive adhesive material 14a, substrate electrodes 5a and 5c and wires 7a and 7c is covered with a sealing material 8a. Thus, a first layered semiconductor chip structure is provided on one principal face of an insulating substrate 4. On the other face of the substrate, a second layered semiconductor chip structure consisting of a fourth semiconductor chip 16 providing the first layer and a fifth semiconductor chip 19 providing the second layer is arranged symmetrically with respect to the first layered semiconductor chip structure. The electrodes are interconnected and the structure is sealed with a sealing material 8b. In this manner, it is possible to realize a thin and small-sized semiconductor chip component having a higher density.

Data supplied from the esp@cenet database - I2

⑩日本国特許庁(JP)

⑩ 特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭63-211663

(a) Int Cl. 4 H 01 L 25/08 識別記号

庁内整理番号 B = 7628= 5 F 每公開 昭和63年(1988) 9月2日

H 01 L 25/08 23/52 25/08 H 01 R 9/09 B-7638-5F 8728-5F Z-7638-5F

C-6901-5E

E 審査請求 未請求 発明の数 1 (全6頁)

②特 頤 昭62-46007

20出 願 昭62(1987)2月26日

の発明者 田中

博 司 兵庫

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

切出 願 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

20代 理 人 弁理士 大岩 增雄 外2名

明細 粗

1. 発明の名称

回路基板

2. 特許請求の範囲

(1) 半等体基板の一主面に電極を含む機能パタ、半等体を表現の一主面に電極を含む機能パタ、中等体をされている。 1 ののでは、1 ののでは、

(2) 色緑 基板 は階層 状の半導体 チップ が配設される 開孔部 を 育したものであることを 特 敬とする 特許 静水の 範囲 第 1 項記 戦の 回路 基 板 。

(3) 接着材を導電性の材料で形成させたもので

あることを特徴とする特許静水の範囲第1項また は第2項記載の回路基板。

3. 発明の辞組な説明

〔 強架上の利用分野〕

との発明は半導体チップが実装される改良形の 回路岳板に関するものである。

〔従来の技術〕

第3図は従来の回路基板を示す断面図であり、図において、(1) および(2) は半導体チップで、シリコン等からなる半導体基故(1a) および (2a) の一主面に所定の処理工程を経て機能パターン部(1b) および (2b) が形成されているものである。(3) はスパッタ法によるアルミニウム膜等からなる電極で、上配機能パターン部(1b)(2b) の所定位機に配数されている。(4) はセラミック等からなる板状の絶縁がで、その主面に飼,金等からなる所定形状の配線パターン(図示せず)が形成されている。(6) は上配配線パターンに含まれて上配半導体チップ(1)(2) の近傍間辺に配数されている。(6) は他

特開昭63-211663 (2)

緑性の樹脂等からなる接着材で、上記基板電極(5a)(5b)の内側のほは中央部に位置して上記絶縁 基板(4)に被滑し、上記半導体チップ(1)(2)を上記絶 級 基板(4)と平行の状態で、その半導体基板 (1a)(2a)部で接滑させている。(7)は配線部材(A)で、この場合、金等からなるワイヤで、上記半導体チップ(1)(2)の電極(3a)(3b)と絶縁 基板(4)の 基板 電極(5a)(6b)とを電気的に接続させている。(8)は樹脂等からなる對止材で、上記半導体チップ(1)(2)、接着材(6a)(6b)、ワイヤ(7a)(7b) および基板電極(6a)(5b) を含む鎖域を被慢させている。

ところで、上配のよりに構成された回路基板は、 大略次のように組立てられる。

すなわち、まず絶縁基板(4)の装面で、基板電極 (5 a) (5 b) より内側のほは中央部に追定の粘度をもつ 受預材 (6 a) (6 b) が塗布され、この接着材 (6 a) (6 b) 化半等体チップ(1) (2) の半等体基板 (1 a) (2 e)) 面を押圧させて半導体チップ(1) (2) を絶縁基板 (4) 化平行の状態で接着・支持させる。 次に、ワイヤポンディングにより半等体チップ(1) (2) の関係(

(8) 00 のパンプ電極 (12 a) (12 b) の当接部に位置するパンプ対向電極で、上配絶縁 基板 (4) の表面に所定形状に形成された剣。金等からなる配縁パターン(図示せず)に配設されて、この配線パターンと同材料で形成されている。 (14 a) (14 b) はそれぞれ配額部材 (c) で、この場合ハンダペースト等からなる軽電性の接着材で、上配パンプ電極 (12 a) (12 b) とパンプ対向電極 (13 a) (13 b) とを電気的に接続させている。これら半導体チップ (8) (4 a) (12 b) ・パンプ対向電極 (13 a) (13 b) および郵電性の接着材 (14 a) (14 b) を含む領域は對止材 (8 a) (8 b) で被複されている。

ところで、上記のよりに構成された回路基板は 大略次のように組立てられる。

すなわち、まず、スクリーン印刷等の技術によって、船線基板(4)のバンブ対向電極 (13 a)(13 b)に将電性の接滑材 (14 a)(14 b)が登布される。次に、半率体チップ(9)(4)が、そのバンブ電極 (12 a)(12 b)と上記絶録基板(4)のバンブ対向電極 (13 a)(13 b)とが当接する位置で、触聞された状態にて

(3e)(3b) と絶級基板(4) の各対応する基板電板(5a)(5b) とをワイヤ (7a)(7b) で接続させる。その後、上配半導体チップ(1)(2) ,接着材 (6a)(6b),ワイヤ (7a)(7b) および基板電極 (5a)(5b) を含む領域を對止材 (8a)(8b) の樹脂で被覆・保護させて、上配回路基板とされる。

また、第4図は従来の他の回路基板は第4図に示す断面図において、(4)および(8)は第4図に示したものと全く向一のものである。(8)およびの一半部体チップで、第3図に示した半部体チップで、第3図に示した半部体チップで、第3図に示した半部体のでものでではない。(11 a)(11 b)はそれで、その両面に配数されている。(11 a)(11 b)はそれでれた。スパッタ法によるアルミニウム膜等が形成でれた。スパッタ法によるアルミニウム膜等が形成でれたものの上面に、さらに真空蒸溜法によりロム・第・錫等からなる三層膜等が形成されている。(12 a)(12 b)はそれぞれ配額部材(B)で、この場合の・錫のハンダ等で形成されたパンプ電をある。(13 a)(13 b)はそれぞれ上記半導体チップ

位置合せされた後、導電性の接着材(14s)(14b) に押圧されて船級務板(4)に接着・支持されるとと もに、電気的に接続される。その後、半導体チップ(9)(100・パンプ電磁(12s)(12b)、導電性の接着 材(14s)(14b) およびパンプ対向電極(13s)(13b) を含む領域を對止材(8s)(8b) の樹脂で被覆・保 機させて、上配回路基板とされる。

[発明が解決しようとする問題点]

従来の回絡基板は以上のように構成されており、 絶験基板の各面には単チップの実験構造であるため、高密度・高集取あるいは多機能の回路基板を 得ようとすると、絶縁基板を平面的にしか使用せ さるを得なく、従つて、回路基板のサイズが大き くなつてしまりという問題を有するものであつた。

また、接着材を介して半導体チップが絶象 猛牧 に接着されているため、接着材の脚みの行かに、 機能に直接寄与しない半導体チップの当接 鎖域の 絶球基板の厚みを有するものであるため、必要以 上に厚い回路基板となつてしまりという問題点を も有するものであつた。

特開昭63-211663(3)

この発明は上記のような問題点 を解決するため になされたもので、小型・移型で、高密度化でき る回路器板を得ることを目的とする。

[問題点を解決するための手段]

この発明に係る回路基板は、第1の半率体チップと、この第1の半導体チップと平行に配設される第2度の半導体チップと、これら両者間に介在してこれら半導体基板を互いに対応させて扱着させる設治材とから階級状の半導体チップを絶縁基板に配設させたものである。

[作用]

との発明においては、第1の半導体チップと第2の半導体チップとが、接着材にて接合されて一つの階層状の半導体チップを構成し、この階層状の半導体チップが絶縁悪板に配設されて、高密度 実装化に機能するものである。

[発明の実施例]

第1図はこの発明の一実施例の回路基板を示す 断面図であり、図において、(3)~(8)および(1)~(4)

た状態にて、他主面同志がこれら両者間に介在さ れる接着材(6.)により接着されて、二度状を呈 する第1の階層状の半導体チップを構成させてい る。そして、第1の半導体チップ間の電極(11:) は、配級部材(B)(C)で、この場合パンプ電極(12a) と等低性の投資材(14m)とで、絶縁器板(1)の一方 の面上にあつて、銅、金等からなる配線パターン (以示せず) に含まれ上記パンプ 框框(12m) との 当 接位置に配設される パンプ対向 電極 (13a) に第 気的に接続され、かつ接滑・支持されている。ま た、第2の半導体チップ00および第3の半導体チ ツブ町の各価値 (3a)(3c) は、配線部材(A)で、こ の場合ワイヤ (7a)(7c) で、上記絶縁基板(s)の同 じ面上にあつて、上記配銀パターンとは別に形成 された上配と同じ材料からなる配銀パターン(図 示せず)に含まれ、上配第1の半導体チップ個の 近傍間辺に配設された遊板電極(5a)(5c)に電気 的に接続されている。さらに、とれら第1,第2 および第3の半導体チップ回憶および切り接着材 (6m) . パンプ缸板 (12m) . 導缸性の接着材(14a), は従来の回路基板と全く同一のものである。何は シリコン等からなる半導体器板(15m)の一主面に 所定の処理工程を経て機能パターン部 (15b) が形 成された第1の半身体チップで、機能パターン部 (156)の所定位置には電磁(11a)が配設されてお り、との電框 (11s)には、スパッタ法によるアル ミニウム膜等が形成されたものの上面に、真空蒸 着法によるクロム、鋼、鍋等からなる三階製等が 形成され、さらにその上面には鉛・鱧のハンダ等 からなるパンプ電極 (12m) となる配線部材(B)が形 双されている。0gおよび07は第2の半峰体チップ および餌3の半海体チップで、ともに上記餌1の 半導体チップ(6)と同じく半導体基板(16=)(17=) の一主面に機能パターン部 (16b)(17b) が形成さ れたものであり、との機能パターン部(16b)(17b) の所定位置にはスパツタ法によるアルミニウム膜 等からなる惺惺 (3∗)(3c) が配設されている。こ の 第 2 の 半 導体 チップ to と 第 3 の 半 導体 チップ th とは互いに難聞されて記憶され、上配第1の半導 体チップ個に対し、それぞれ平行にかつ雕聞され

茜板電極 (5 m) (5 c) およびワイヤ (7 m) (7 c) を含む 領域は對止材 (8 m) で被覆されている。一方、上紀紀緑玉板 (4) の他方の面には、上記郷1の階層状の半部体チップとほは対称をなず位置に、上記と同じく接溶材 (6 b) を介して第1届を構成する第4の半部体チップ(4) と年2届を構成する第5の半部体チップ(4) とで形成される第2の階層状の半部体チップが配設され、上記と同じく各価値間が後続されて、對止材 (8 b) で被覆されている。

特開昭63-211663 (4)

(6b) に第5 の半導体チップ59を接着・支持させ て、第2の階層状の半導体チップを形成させる。 次に、絶線基板(4)の両面上のパンプ対向電極(13*) (13b) にスクリーン印刷等の技術により将低性の 接着材(14m)(14b)がほは均一に盗布され、上記 第1の階間状の半導体チップと第2の階間状の半 導体チップの各パンプ電飯 (12m) と (12b) は、パ ンプ対向電板 (13m)(13b) に当級する位置で、難 間された状態にて位置合わせ後、押圧されて接続・ 接着される。つづいて、上記各階層状の半導体を ップの電極 (3x)(3b)(3c)と絶線基板(4)の各基板 監核 (5 m)(5 b)(5 c)とはワイヤホンデイングによ り接続される。その後、これら第1および群2の 階層状の半導体チップ . パンプ電柩 (12a)(12b) · 導電性の後滑材 (14m)(14b) , ワイヤ (7m)(7b)(7c) および潜板電板 (5a)(5b)(5c) を含む魚坂は、對 止材 (81)(86)の樹脂で被徴・保護させて、上配 回路蒸板とされる。

このように階層状の半導体チップを磨碌 基板に 実装させることによつて、平面サイズは変えるこ

(81) で被殺されている。

ところで、このよりに構成される回路番板の大路組立ては、まず、湖孔が設けられた絶線務板(4)の湖孔部四に絶験性の接着材(6)を付着させ、次に、第6の半導体系数(20m)(21m)を互いに対面させ、平行を保持しつつ接着材(6)に押圧して接着・支持させる。つづいて、ワイヤポンデイングにより選修(3m)(3b)と番抜電艦(5m)(5b)とをワイヤ(7m)(7b)をお放電機(5m)(5b)を含む領域は對止材(6)の特別で被役・保設させて、上配回路基板とされる。

このように構成される回路基板は、絶級基板(4)を開孔させ、その開孔部間に階層状の半導体チップを位置させて、その中間に介在される級潜材(8)により支持させたものとなされているので、絶験 抵板の厚みが削減され、しかも接潜材(8)の厚みは 半部体チップ1層分が確保されれば良く、非常に 砂型に形成させることができるものとなる。 となく厚みをわずか大きくするのみで、従来の約 2 倍の実数徴度が得られるものとなる。

第2回はこの発明の他の実施例の回路基板を示 す断面図であり、図において、(3)~(8)は上紀第1 図に示したものと全く同一のものである。ぬおよ び即は第1層を構成する第6の半導体チップおよ び第2層を構成する第7の半導体チップで、とも に上記例と同じく半導体基板 (20%)(21 m)の一主面 に、電極 (5a)(5b) を配設させた機能パターン部 (201)(211)が形成されているものである。これ ら第6の半導体チップ回と第7の半導体チップ図 は、絶縁性基板似に形成された開孔部図に接着し て介在される接着材(8)に、これら半導体基板(20m) (21*)を互いに平行に対面して他主面同志が接着 されて、第3の階層状の半導体チップを形成させ ている。そして、との階層状の半導体チップの電 極(3 a)(3b)と絶縁基板(4)の各基板電極(5a)(5b) とはワイヤ(7a)(7b)で匈気的に接続され、これ ら階層状の半導体チップ。ワイヤ (7a)(7b) およ び基板電極(5m)(5b)を含む領域は、對止材(8m)

なお、上記実施例の説明において、接着材は絶 緑性の材料で形成させたものであつたが、半導体 落板が接地される半導体チップのものにおいては、 導電性の材料で形成させたものとすれば良く、こ のとき接着材と絶縁基板上の所定配級パターンと を上記例と別の配線部材で接続させれば良い。

また、第1回に示すものにおいて、第1の階層状の半部体チップと第2の階層状の半部体チップと第2の階層状の半部体チップとは、絶縁基板の両面にほぼ対称の状態に各1個配設させたが、これに限定されず、1個以上であれば良く、また半部体チップのサイズ等に応じてこれらを互いにずらして記設させたものであつても良い。

さらに、上記突施例において、階層状の半導体チップが2個又は3個の半導体チップで構成される場合を示したが、これに限定されず必要に応じて2個以上の半導体チップとさせれば良い。このとき各半導体チップが同種のものの構成でも、多種のものの構成でも良く、特に後者の場合、多種

特開昭63-211663 (5)

の半導体チップの組合せが自由にでき、用途に応じた多種の機能を有するものを容易に実現でき、 しかも高度な製造技術によらず従来の製造技術を 利用して得ることができるため、低価格化がはか られるものとなる。

なお、上記において、階層状の半導体チップは 二層状を呈するものを示したが、これに限定され す、上記尖施例に示す技術によれば、二層以上か らなる階層状の半導体チップを構成させることも でき、上記と問題の効果を奏するものである。

(発明の効果)

以上税明したように、この発明によれば、互いに平行に記数された半導体チップが、その他主面同志を接着材を介して接合した階層状の半導体チップとし、この階層状の半導体チップを絶縁 遊板に記載させた回路 荔板としたので、小型・襷型では飛び突突ができ、装置等の省スペース化がはかられるという効果がある。

4. 図面の簡単な説明


第1図はこの発明の一実施例による回路基板を

示す断面図、 第2図はこの発明の他の実施例による回路基板を示す断面図、 第3図は従来の回路基板を示す断面図、 第4図は従来の他の回路基板を示す断面図である。

図において、(3) は電極、(4) は絶線 悲板、(5) は夢板電極、(6) は接着材、(7) は記線部材(A)、(8) は射止材、(2) は記線部材(B)、(3) はパンプ対向電極、(4) は配線部材(C)、(4) (6) (7) (8) (8) (20 (2)) は半年体チップ、(2) は射孔部である。

なお、各図中、同一符号は同一、又は相当部分を示す。

代理人 大岩增增



特開昭63-211663 (6)

手 統 棉 正 杏 (自発) 昭和 62年 6 10 日

特許庁長官殿

- 1. 事件の表示 特願昭 62-46007 号
- 3. 補正をする者
 事件との関係 特許出願人
 住 所 東京都千代田区丸の内二丁目2番3号名
 名 称 (601)三菱電機株式会社

代表者 志 妓 守 哉

4.代理 人 住所 東京都千代田区丸の内二丁目2番3号 三菱電機株式会社内 氏名 (7875)弁理士 大、岩 増 雄 (連絡先の3(213)3421特許郎)



- 第 4 図

 9 | 9a | 13a | 8a | 12a | 14a | 14
- 知正の対象
 明細書の発明の詳細な説明の欄
- 6. 補正の内容 (1) 明細費中第4頁第8行に「第4図」とあるのを「紅8図」と補正する。

(2) 明 細 書 中 第 5 頁 第 12 行 に 「 被 復 」 と あ る の を 「 被 複 」 と 補 正 す る。

以上